$ivar ubignum Time
Pivar string simulator VHDL
Pivar int simulation_unit -12
$scopestrings : :
T
f! 0 3 En_Sysram_Sig
Pivar string vhdlname en_sysram_sig
1" En_Sysram_Sig(0)
1# En_Sysram_Sig(1)
1$ En_Sysram_Sig(2)
1% En_Sysram_Sig(3)
T
f& 0 3 En_Useram_Sig
Pivar string vhdlname en_useram_sig
1' En_Useram_Sig(0)
1( En_Useram_Sig(1)
1) En_Useram_Sig(2)
1* En_Useram_Sig(3)
T
1+ Rw_Sig
Pivar string vhdlname rw_sig
T
1, Ready_Sig
Pivar string vhdlname ready_sig
T
f- 0 3 Sysram_Rdy_Sig
Pivar string vhdlname sysram_rdy_sig
1. Sysram_Rdy_Sig(0)
1/ Sysram_Rdy_Sig(1)
10 Sysram_Rdy_Sig(2)
11 Sysram_Rdy_Sig(3)
T
f2 0 3 Useram_Rdy_Sig
Pivar string vhdlname useram_rdy_sig
13 Useram_Rdy_Sig(0)
14 Useram_Rdy_Sig(1)
15 Useram_Rdy_Sig(2)
16 Useram_Rdy_Sig(3)
